DIALOG(R)File 352:Derwent WPI

(c) 2001 DERWENT INFO LTD. All rts. reserv.

008796591 **Image available** WPI Acc No: 1991-300605/199141

XRAM Acc No: C91-130501 XRPX Acc No: N91-230162

Mfr. of thin film FET - forms source and drain regions by masking, doping, and laser annealing semiconductor layer on insulator substrate

NoAbstract Dwg 1a-e/2

Patent Assignee: CASIO COMPUTER CO LTD (CASK)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 3201538 A 19910903 JP 89343584 A 19891228 199141 B

Priority Applications (No Type Date): JP 89343584 A 19891228

Title Terms: MANUFACTURE; THIN; FILM; FET; FORM; SOURCE; DRAIN; REGION;

MASK; DOPE; LASER; ANNEAL; SEMICONDUCTOR; LAYER; INSULATE;

SUBSTRATE; NOABSTRACT Derwent Class: L03; U11; U12

International Patent Class (Additional): H01L-021/33; H01L-029/78

File Segment: CPI; EPI

DIALOG(R)File 347:JAPIO

(c) 2001 JPO & JAPIO. All rts. reserv.

03538638 **Image available**

MANUFACTURE OF THIN FILM TRANSISTOR

PUB. NO.: **03-201538** [JP 3201538 A]

PUBLISHED: September 03, 1991 (19910903)

INVENTOR(s): WAKAI HARUO

APPLICANT(s): CASIO COMPUT CO LTD [350750] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.: 01-343584 [JP 89343584]

FILED: December 28, 1989 (19891228)

INTL CLASS: [5] H01L-021/336; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS); R004 (PLASMA); R097 (ELECTRONIC MATERIALS

-- Metal Oxide Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 1138, Vol. 15, No. 465, Pg. 66,

November 26, 1991 (19911126)

ABSTRACT

PURPOSE: To manufacture a transistor with a semiconductor layer made into an extremely thin film without using ion implantation by forming a doping mask on a channel of the semiconductor layer, and forming a source region and a drain region by means of plasma doping and laser annealing.

CONSTITUTION: An extremely thin semiconductor film 12 which comprises i-Si and whose thickness is for example 100 angstrom is deposited on a glass substrate 11. An insulating layer made of silicon nitride is deposited and patterned to form a doping mask 13. With the mask 13 used as a mask the layer 12 is plasma-doped by dopant plasma 14 to implant phosphorus or boron into the layer 12 except a masked part. XeCl excimer laser is laser-annealed by a laser beam 15 to make parts other than the masked part u(sup +)-regions 16, 17. Therefore a semiconductor layer 17 can be made thinner by more than a 1/10 factor for example from approximately 1500 angstrom to 100 angstrom.

19日本国特許庁(JP)

① 特許出願公開

◎ 公 開 特 許 公 報 (A) 平3-201538

Sint. Cl. 3

識別記号

庁内整理番号

❷公開 平成3年(1991)9月3日

H 01 L 21/336

9056-5F H 01 L 29/78

311 P

審査請求 未請求 請求項の数 1 (全5頁)

日発明の名称 薄膜トランジスタの製造方法

②特 頤 平1-343584

②出 願 平1(1989)12月28日

分発明者 若井 晴

夫

東京都八王子市石川町2951番地の5 カシオ計算機株式会

社八王子研究所内

②出 願 人 カシオ計算機株式会社

東京都新宿区西新宿2丁目6番1号

明 利用 書

1. 発明の名称

薄膜トランジスタの製造方法

2、特許鏡求の範囲

総縁基板上に半導体暦を形成する工程と、前記 半導体層のチャネル部上にドーピングマスクを形成し、前記半導体層にプラズマドーピング及びレーザアニールによりソース領域およびドレイン領域を形成する工程と、前記ドーピングマスクを除去してからゲート絶縁層およびソース、ドレイン、ゲート電極を形成する工程とからなることを特徴とする複数トランジスタの製造方法。

3. 発明の詳細な説明

[童菜上の利用分野]

本売明は、邦談トランジスタの製造方法に係り、 特にコプラナー型神談トランジスタ(TFT:T hin Film Transistor)の製 造方法に関する。

[従来の技術]

被品テレビ等に使用される液品表示裝置として

は、単純マトリクス型がある。しかし、高コント ラスト及び高時分割駆動を実現するには、単純マ トリクス型では限界がある。そこで、走査電衝と 借号電極のマトリクス交点部の各面素ごとにスイ ッチ来子と必要に応じてキャパシタ楽子を付加・ 集積し、コントラストやレスポンスなどの表示性 能の向上を図るようにしたアクティブマトリクス 型が用いられるようになってきている。特に、 3 **端子のスイッチ楽子の中でも辞談トランジスタ** (以下、通宜TFTと略記する) を用いたものは 低電圧で動作可能であり、C-MOS ICとの 通合性が優れていること、また胃辺固路を胃一の 基板上に組み込める可能性があることなどから、 将来パリスタやMIMなどの2増子の非線形象子 をしのぎ主流になると考えられている。また、T FTの半導体材料も以前はCdSeのみであった が、アモルファスシリコン(a-Si)、ポリシ リコン(p-Si)などの材料も用いられるよう になっている。p-SI形TFTでは広告の違い スイッチング特性が得られるとともに、認動回路

特開平3-201538(2)

業子などの周辺回路をTFTマトリクス基板のに 一体集積化することが容易であるが、 a ー S I 形 TFTの場合には、このし、 a ー S I 形 現化は困難である。しかし、 a ー S I 形 化化は、スイッチ O F F 時の内ので、 ではは、スイッチを助いので、 ではは、スイッチを動したいので、 では、スイッチを動したがいので、 では、スイッチを動いかで、 では、スイッチを動いかで、 では、などないので、 では、などないのでは、 では、 でいる。 でい。 でいる。 で

ところで、 神膜トランジスタにおける lorr の低減、安定化のためには 半導体層の筋神酸化が 有効であるという報告がある (THE 2 lst Conference on solid state Devices and MATER lals, 1989 予稿集A-6-2 (P97~100) 参照)。

ごのような薄膜トランジスタのソース、ドレイ

ーザ(発光波長 A = 3 0 8 nm)を用いたレーザビーム 6 によるレーザアニールによってアモルファスシリコン (a = S i) からなる半導体圏 2 をポリシリコン (p = S i) 化させる。ポリシリコン 化させることにより電界効果電子移動度μを高め、応答速度の速いスイッチング特性を得ることができる。

次いで、第2図(E)に示すように、例えばプラズマCVD法により窒化シリコン(SiNx)からなるゲート絶縁器7を堆積し、パターニングする。

次いで、第2図(F)に示すようにスパッタ法により、例えばABからなる事体層を堆積し、パターニングしてソース電極8、ドレイン電極9およびゲート電極10を形成して完成する。

[発明が解決しようとする課題]

しかしながら、このような従来の辞版トランジスタにあっては、ソース、ドレインの n*領域 4,5を形成する際、下地であるi - Si 半導体暦 2 との加工選択比がとれないために半導体暦 2 の超

ンの形成方法としては、イオン注入法を採用するのが一般的である。ところが、イオン注入装置は 高価でかつスループットが小さく、大型基板での デパイス最適には不適である。

次いで、第2図 (D) に示すようにエキシマレ

静膜化は事実上不可能となっており、従ってイオン注入方法を用いずに半導体層を超薄膜化したコプラナー型静膜トランジスタを製造するのは困難なのが理状である。

すなわち、半導体器2となるポリシリコンは一 厳にパルクの抵抗が低く、導電率が高いという特 性があり、電流を流したときには同題がないもの の、電流を流したくないときであってもリーク低 流が流れてしまう。このようなリーク電流が増加 すると被晶波示装羅に用いた場合はフリッカが多 くなり、また消費電力も増大することとなる。従 って、リーク低波を抑える特性を高めるために半 導体暦2をできるだけ稼くする必要があるが、従 来の構造のものでは半導体層2とm*領域4,5 とは不純物(P又はAs等)がドープされている かいないかの差のみであって材質はほとんど同じ である。従って、製造時において、n'領域4, 5 をパターニング加工するとき(類 2 図 (C) ≇ 風)に半導体層2もある程度削られる(オーパエ ッチ) ことになる。この場合、n*領域 4 。 5 が

特開平3-201538 (3)

確実にパターニングされないと即り一クしてしま うことから半導体層 2 の腹厚を予め厚くする必要 がある。

以上のようなことからコプラナー型TFTの半 導体層 2 の越薄膜化の実現は困難であり、イオン 注入法を用いずに半導体層を超薄膜化することが 可能な糠膜トランジスタが要望される。

本発明の目的は、イオン注入法を用いることなく半導体層を超離膜化した砂膜トランジスタの製造方法を提供することにある。

[課題を解決するための手段]

本発明による神膜トランジスタの製造方法は、 熱線基板上に話性層となる半導体層を形成する工程と、前記半導体層のチャネル部上にドーピング マスクを形成し、前記半導体層にプラズマドーピ ング及びレーザアニールによりソース領域および ドレイン領域を形成する工程と、前記ドーピング マスクを独去してからゲート執縁唇およびソース、 ドレイン、ゲート電極を形成する工程とからなる ものである。

に、例えばプラズマCVD法により変化シリコン (SINx)からなる絶縁層を堆積し、パターニングしてドーピングマスク13を形成する。

次いで、第1図(C)に示すようにドーピングマスク13をマスクとして半導体暦12をドーパントプラズマ14によりプラズマドーピングする。ここで、プラズマドーピングは、例えばH。 辞釈のPH。又はB。H。のプラズマ放館中に晒すことによって行なわれ、これによってマスキングされたところ以外の半導体暦12にリン(P)又はポロン(B)が打ち込まれる。

次いで、第1図(D)に示すようにXeC&エキシマレーザ(\lambda=308m)をレーザピーム15によるレーザアニールによってマスキングされたところ以外がソース、ドレインのn*領域16,17となる。

次いで、第1図(E)に示すようにドーピングマスク13を除去し、その後、第1図(F)に示すように、例えばプラズマCVD法により変化シリコン(SiNx)からなるゲート絶録励18を

[作用]

上記した手段によれば、ソース領域およびドレイン領域を形成する際にエッチング工程を用いないので半導体層がオーパエッチされるようなことがなく、オーパエッチを考慮して予め幕厚を厚くしておく必要がない。また、ソース、ドレイン領域の形成をプラズマドーピング、レーザアニールで行なっているので、英価でかつスループットが小さいイオン注入法を用いることなく半導体層を超辞膜化させることができ、トランジスタ特性の向上を図るという上記目的を達成することができ

[実施例]

以下、本発明を国面に基づいて説明する。

第1 図には木昻明に係るコプラナー型辞版トランジスタの製造方法の一実施例が示されている。

この実施例では、ガラス基板11上に先ずCV D法等によりi-Siからなり膜厚が例えば10 OAの超移膜の半導体層12を地積する(第1図 (A)参照)。次いで、第1図(B)に示すよう

地積し、パターニングする。

次いで、第1図(G)に示すようにスパッタ法により、例えばAgからなる事体圏を堆積し、パターニングしてソース電揺19、ドレイン電揺2 0およびゲート電揺21形成して完成する。

上記第1図(B), (E) および(F) の各工程のSiNxのバターニングを誘致系ウェットエッチャントで行なえば、下地半導体層12との選択比は十分とることができる。

以上説明したように、本実施例では半導体層 1 2 をドーピングマスク 1 3 でマクスし、ブラズマドーピングにより不純物を打ち込んで、その後 レーザアニールするとマスキングされたところ以外が n*領域 1 6, 1 7 となる。従って、従来のものと比べて半導体層 1 7 を約 1 5 0 0 人から 1 0 0 人程度に一桁以上部くすることが可能になり、イオン注入法を用いることなく半導体層を超薄額化させたコプラナー型薄限トランジスタを製造することができる。

なお、上記実施例における半導体層12や絶縁

特開平3-201538(4)

暦18、ゲート電镀21等の材質は一例であって、 各々同一もしくは類似の性質を有する他の材理を を用いることができることはいうまでもない。

[発明の効果]

この発明は、ソース、ドレイン領域をプラズマドーピング後、レーザアニールによって形成しているので、オーパエッチに備えて予め膜厚を厚くしておく必要がなくなり半導体層を超薄膜化することができ、 lo r の低減、安定化を向上させるフラナー型薄膜トランジスタの特性を向上させることができるという効果を有する。また、イオンと入法を用いずに実現できることができ、大型基板の量面にも有利なものとなる。

4. 図面の簡単な説明


第1図(A)~(G)は本発明に係るコプラナー型移談トランジスタの製造方法の一実施例を工程順に示す断面図、

第2図(A)~(F) は従来のコプラナー型辞 膜トランジスタの製造方法の一実施例を工程順に


示す断面図である。

11…・ガラス芸板、12…・牛専体局、12 a・・・チャネル部、13…・ドーピングマスク、 14…・ドーパントプラズマ、15…・レーザ ピーム、16,17…・n*領域、18…・ゲ ート絶縁層、19…・ソース電振、20…・ド レイン電極、21…・ゲート電極。

特許出題人 カシオ計算機株式会社



第 1 図



特開平3-201538(5)

